

به نام خدا



دانشگاه تهران



دانشکده مهندسی برق و کامپیوتر

درس مدارهای مجتمع خلی فشرده

تمرین کامپیوتری اول

نام و نام خانوادگی	بهزاد جنتی
شماره دانشجویی	810103098
استاد	دکتر شقایق وحدت
رشته	مهندسی کامپیوتر - گرایش معماری
مهلت ارسال پاسخ	1404/01/01

فهرست

بخش 1. طراحی شماتیک گیت های پایه	2
1.1 شماتیک گیت inverter	2
1.2 شماتیک گیت AND	3
1.3 شماتیک گیت NAND	4
1.4 شماتیک گیت XOR	5
1.5 طراحی شماتیک MUX	6
بخش ۲ - طراحی سمبل گیت های پایه	8
2.1 طراحی سمبل گیت inverter	8
2.2 طراحی سمبل گیت AND	9
2.3 طراحی سمبل گیت NAND	10
2.4 طراحی سمبل گیت XOR	11
2.5 طراحی سمبل MUX	12
بخش 3 - تست و شبیه سازی جهت اطمینان از صحت کارکرد گیت ها	13
3.1 تست و شبیه سازی گیت inverter	13
3.2 تست و شبیه سازی گیت AND	19
3.3 تست و شبیه سازی گیت NAND	22
3.4 تست و شبیه سازی گیت XOR	24
3.5 تست و شبیه سازی MUX	26
بخش 4 - طراحی شماتیک جمع کننده ها	28
4.1 طراحی شماتیک جمع کننده با استفاده از NAND GATES	28
4.2 طراحی شماتیک جمع کننده با استفاده از XOR GATES	31
4.3 طراحی شماتیک جمع کننده با استفاده از ساختار MANCHESTER	33

بخش 5 - طراحی سمبل جمع کننده ها	35
5.1 طراحی سمبل از جمع کننده چهاربیتی با ساختار Full Adder With NANDS	35
5.2 طراحی سمبل از جمع کننده چهاربیتی با ساختار Full Adder With XOR	35
5.3 طراحی سمبل از جمع کننده چهاربیتی با ساختار منچستر	36
بخش 6 - تست و شبیه سازی جمع کننده ها جهت صحت عملکرد	37
6.1 بررسی عملکرد سه جمع کننده در سناریوی اول	37
6.2 بررسی عملکرد سه جمع کننده در سناریوی دوم	45
6.3 بررسی عملکرد سه جمع کننده در سناریوی سوم	50
بخش 7 - محاسبه توان مصرفی	55
بخش 8 - طراحی Layout گیت XOR و انجام تست های مربوطه	60
8.1 طراحی Layout	60
8.2 انجام تست DRC	61
8.3 انجام تست LVS	63
8.4 انجام تست PEX	65
8.5 انجام post simulation	68

شکل‌ها

- 3- شکل 1- تصویر شماتیک گیت inverter در نرم افزار cadence.....
- 4- شکل 2- تصویر شماتیک گیت AND در نرم افزار cadence.....
- 5- شکل 3- تصویر شماتیک گیت NAND در نرم افزار cadence.....
- 6- شکل 4- تصویر شماتیک گیت XOR در نرم افزار cadence.....
- 7- شکل 5- تصویر مربوط به شکل شماتیک MUX در نرم افزار cadence.....
- 9- شکل 6- سمبل گیت inverter در نرم افزار cadence.....
- 10- شکل 7- تصویر سمبل گیت AND در نرم افزار cadence.....
- 11- شکل 8- سمبل گیت NAND در نرم افزار cadence.....
- 12- شکل 9- تصویر سمبل گیت xor در نرم افزار cadence.....
- 13- شکل 10- تصویر سمبل مالتی پلکسر در نرم افزار cadence.....
- 14- شکل 11- شبیه سازی dc برای گیت inverter.....
- 15- شکل 12- نتیجه شبیه سازی dc برای گیت inverter در نرم افزار cadence.....
- 15- شکل 13- تنظیمات مربوط به شبیه سازی زمانی.....
- 16- شکل 14- محیط ADEL و شبیه سازی tran به مدت 10 نانوثانیه.....
- 17- شکل 15- سمبل های نمونه گرفته شده از گیت ها در فایل CA1_Q1_test.....
- 17- شکل 16- تب مربوط به direct plot.....
- 18- شکل 17- شکل موج خروجی inv که split شده.....
- 18- شکل 18- موج نهایی مربوط به گیت inverter در نرم افزار کیدنس.....
- 19- شکل 19- شکل تاخیر گیت inverter در نرم افزار کیدنس.....
- 20- شکل 20- شکل موج خروجی برای شبیه سازی AND.....
- 20- شکل 21- سمبل گیت AND نمونه گرفته شده برای شبیه سازی.....
- 21- شکل 22- شکل موج اسپلیت شده برای گیت AND در کیدنس.....
- 22- شکل 23- شکل موج برای محاسبه تاخیر AND در کیدنس.....
- 22- شکل 24- شکل سمبل نمونه گرفته شده از NAND برای شبیه سازی.....
- 23- شکل 25- شکل موج حاصل از شبیه سازی گیت NAND در کیدنس.....
- 24- شکل 26- تصویر خروجی شکل موج برای محاسبه تاخیر گیت NAND.....
- 25- شکل 27- تصویر شکل موج خروجی XOR بعد از شبیه سازی در کیدنس.....

- شکل 28- تصویر برای محاسبه تاخیر گیت XOR..... 26
- شکل 29- سمبل نمونه گرفته شده از مالتی پلکسر برای شبیه سازی 26
- شکل 30- شکل موج خروجی MUX بعد از شبیه سازی 27
- شکل 31- شکل موج مالتی پلکسر برای محاسبه تاخیر 28
- شکل 32- شکل شماتیک جمع کننده با استفاده از nand در کیدنس 29
- شکل 33- شکل مربوط به سمبل جمع کننده تک بیتی با NAND 30
- شکل 34- شماتیک جمع کننده چهار بیتی با استفاده از full adder with nand 31
- شکل 35- شکل شماتیک جمع کننده تک بیتی با XOR 32
- شکل 36- سمبل ساخته شده از جمع کننده تک بیتی دوم 32
- شکل 37- شکل جمع کننده چهاربیتی با استفاده از full adder with xor 33
- شکل 38- شکل شماتیک جمع کننده منچستر 2 34
- شکل 39- شکل شماتیک جمع کننده منچستر 1 34
- شکل 40- سمبل طراحی شده برای جمع کننده چهاربیتی از ساختار FAN 35
- شکل 41- تصویر مربوط به سمبل جمع کننده چهاربیتی ساخته شده از طریق ساختار دوم 36
- شکل 42- سمبل طراحی شده برای جمع کننده منچستر 36
- شکل 43- نمونه گیری از جمع کننده ها جهت تست عملکرد 37
- شکل 44- تصویر جمع کننده ساختار اول در سناریو 1 38
- شکل 45- شکل تاخیر برای جمع کننده با ساختار NAND در سناریو اول 39
- شکل 46- تصویر مربوط به شکل موج جمع کننده با ساختار NAND در سناریوی اول 39
- شکل 47- شکل تاخیر برای جمع کننده اول در سناریو اول (split نشده) 40
- شکل 48- تصویر جمع کننده دوم در سناریوی اول 41
- شکل 49- شکل موج خروجی جمع کننده دوم در سناریوی اول 41
- شکل 50- تصویر تاخیر جمع کننده دوم در سناریو اول 42
- شکل 51- شکل جمع کننده منچستر در سناریوی اول 42
- شکل 52- تنظیمات مربوط به منبع ولتاژ متصل به فی 43
- شکل 53- شکل موج خروجی مربوط به منچستر سناریو اول 43
- شکل 54- شکل موج برای محاسبه تاخیر منچستر سناریو اول 44
- شکل 55- نحوه استفاده از create marker 44
- شکل 56- تصویر جمع کننده اول با NAND در سناریوی دوم 45

- شکل 57- شکل موج خروجی جمع کننده اول در سناریو 2 46
- شکل 58- شکل تاخیر جمع کننده اول با NAND در سناریوی دوم 46
- شکل 59- تصویر جمع کننده دوم در سناریوی دوم 47
- شکل 60- شکل موج جمع کننده دوم در سناریوی دوم 47
- شکل 61- شکل تاخیر جمع کننده دوم در سناریوی دوم 48
- شکل 62- تصویر جمع کننده منچستر در سناریوی دوم 48
- شکل 63- شکل موج خروجی جمع کننده منچستر سناریوی دوم 49
- شکل 64- تصویر مربوط به تاخیر جمع کننده منچستر در سناریوی دوم 49
- شکل 65- تصویر جمع کننده با NAND در سناریوی سوم 50
- شکل 66- شکل موج خروجی جمع کننده NAND در سناریوی سوم 51
- شکل 67- تصویر تاخیر جمع کننده NAND برای سناریوی سوم 51
- شکل 68- تصویر جمع کننده دوم با XOR در سناریوی سوم 52
- شکل 69- شکل موج جمع کننده XOR برای سناریوی سوم 52
- شکل 70- شکل تاخیر برای جمع کننده XOR برای سناریوی سوم 53
- شکل 71- تصویر جمع کننده منچستر در سناریوی سوم 53
- شکل 72- شکل موج منچستر در سناریو سوم 54
- شکل 73- شکل تاخیر منچستر در سناریوی سوم 54
- شکل 74- تصویر سه جمع کننده برای محاسبه توان مصرفی 55
- شکل 75- نقاط اندازه گیری شده برای محاسبه توان مصرفی 56
- شکل 76- تنظیمات مربوط به محاسبه توان مصرفی 1 56
- شکل 77- شکل موج خروجی پس از شبیه سازی جهت پیدا کردن توان مصرفی 57
- شکل 78- تنظیمات مربوط به پیدا کردن توان مصرفی 2 57
- شکل 79- نحوه گرفتن میانگین از جریان گذرنده از منبع تغذیه 58
- شکل 80- نحوه اضافه کردن عبارت از ماشین حساب به خروجی های شبیه سازی 58
- شکل 81- شکل خروجی های اضافه شده جهت ران نهایی برای توان مصرفی 59
- شکل 82- جریان گذرنده از منبع تغذیه برای هر جمع کننده 59
- شکل 83- شکل مربوط به layout کشیده شده گیت XOR 61
- شکل 84- نحوه انجام تست DRC بخش 1 62
- شکل 85- نتیجه تست DRC 62

- شکل 86- تنظیمات مربوط به تست LVS 63
- شکل 87- نتیجه اولیه تست lvs 63
- شکل 88- ارور نشان داده شده در نتیجه تست LVS 64
- شکل 89- اضافه کردن پورت برای رفع مشکل LVS 64
- شکل 90- نتیجه نهایی تست LVS 65
- شکل 91- منوی مربوط به تست PEX 65
- شکل 92- اصلاح فایل Calibre.rcx 66
- شکل 93- نتیجه نهایی تست PEX 66
- شکل 94- فایل Calibre ساخته شده توسط این تست در فایل CA1 67
- شکل 95- مقاومت های نشان داده شده در فایل Calibre 67
- شکل 96- تصویر نهایی از فایل Calibre XOR 68
- شکل 97- ساخت فایل کانفیگ از روی XOR_test 68
- شکل 98- نمونه گیری از XOR در فایل XOR_test 69
- شکل 99- تنظیمات مربوط به vpulse برای postsim 69
- شکل 100- تنظیمات برای گرفتن postsim 70
- شکل 101- تنظیمات برای گرفتن postsim مرحله 2 70
- شکل 102- تنظیمات postsim مرحله آخر 71
- شکل 103- شکل موج نهایی post simulation 72

جدول‌ها


- جدول 1- جدول مقایسه تاخیر 3 جمع کننده در سناریوی اول.....45
- جدول 2- جدول مقایسه تاخیر 3 جمع کننده در سناریوی دوم.....50
- جدول 3- جدول مقایسه تاخیر 3 جمع کننده در سناریوی سوم.....55
- جدول 4- جدول مقایسه توان مصرفی هر سه جمع کننده.....60

بخش 1. طراحی شماتیک گیت های پایه

1.1 شماتیک گیت inverter

در این بخش اول تمرین از ما خواسته شده تا شماتیک گیت های داده شده در صورت سوال را در محیط نرم افزار cadence طراحی کنیم.

اولین شماتیک مربوط به گیت inverter است که میتوانید شکل داده شده در صورت سوال را در زیر مشاهده کنید:




همچنین به جدول در صورت تمرین داده شده که ابعاد ترانزیستور ها در هر یک از شماتیک های خواسته شده را نشان میدهد:

Gate	W_{NMOS}	W_{PMOS}
INV	$1\ \mu m$	$2\ \mu m$
NAND, AND	$2\ \mu m$	$2\ \mu m$
XOR	$2\ \mu m$	$4\ \mu m$
MUX	$2\ \mu m$	$4\ \mu m$

همان طور که در تصویر مشاهده میکنید برای شماتیک گیت inverter از ترانزیستور های nmos با ابعاد $1\ \mu m$ و ترانزیستورهای pmos با ابعاد $2\ \mu m$ استفاده میکنیم.

تصویر مربوط به شماتیک گیت inverter که در محیط نرم افزار cadence در لینوکس طراحی شده را میتوانید در تصویر زیر مشاهده کنید:




شکل 1- تصویر شماتیک گیت inverter در نرم افزار cadence

1.2 شماتیک گیت AND

برای طراحی شماتیک گیت and هم از توضیحات داده شده در صورت سوال و مثل قبل عمل میکنیم.


تصویر گیت AND داده شده در صورت سوال را میتوانید در زیر مشاهده کنید:



نکته) از جایی که در صورت سوال به شکل واضح مطرح نشده که باید بادی ترانزیستور های nmos به GND و بادی ترانزیستورهای pmos به VDD متصل شود ما در این تمرین کامپیوتری سورس و بادی ترانزیستورهای nmos و pmos را به هم وصل کردیم.

در ادامه می‌توانید تصویر مربوط به شماتیک رسم شده گیت AND را در محیط نرم افزار CADENCE مشاهده کنید:


- در ضمن طبق جدول داده شده در صورت تمرین ابعاد ترانزیستور های nmos و pmos برای گیت های AND و NAND با هم یکسان و برابر 2u می‌باشد.




شکل 2- تصویر شماتیک گیت AND در نرم افزار cadence

1.3 شماتیک گیت NAND

در ابتدا برای رسم این شماتیک به شکل داده شده در صورت تمرین برای گیت NAND توجه میکنیم:



حال بر اساس شکل داده شده به رسم شماتیک این گیت در نرم افزار cadence میپردازیم که می‌توانید تصویر آن را در شکل زیر مشاهده کنید:




شکل 3- تصویر شماتیک گیت NAND در نرم افزار cadence

1.4 شماتیک گیت XOR


برای طراحی گیت XOR روال کار مثل قبل است با اینکه در این بخش طبق جدول ابتدای گزارش و داده شده در صورت تمرین باید ابعاد ترانزیستورهای nmos برابر با 2um و ابعاد ترانزیستورهای pmos برابر با 4um باشد.

نکته مهم: در طراحی شماتیک این گیت برای ساخت A' و B' از سمبل گیت not که قبلاً ساخته بودیم استفاده کردیم و همچنین از label زدن جهت تمیز و زیبا استفاده کردیم.

شکل گیت XOR داده شده در صورت سوال را می‌توانید در زیر مشاهده کنید:



حال بر اساس این شکل شماتیک این گیت در نرم افزار کشیده شده است که میتوانید تصویر مربوط به این مورد رو هم در زیر مشاهده کنید:




شکل 4- تصویر شماتیک گیت XOR در نرم افزار cadence

نکته مهم) برای منابع ولتاژ VDD و GND هم در این طراحی از pin های نوع input/output استفاده شده که در تصویر قابل مشاهده است همچنین همان طور که قبلا هم گفته شده برای این پین ها هم از لیبل استفاده شده تا خوانایی این طراحی شماتیک را بالاتر ببرد.


1.5 طراحی شماتیک MUX

ابعاد ترانزیستور ها در این بخش هم مشابه گیت XOR میباشد.

شکل شماتیک مالتی پلیکسر داده شده در صورت سوال که باید از روی آن طراحی را انجام دهیم در زیر قابل مشاهده است:



حال شکل شماتیک مالتی پلیکسر در محیط نرم افزار cadence را میتوانید در شکل زیر مشاهده کنید:



شکل 5- تصویر مربوط به شکل شماتیک MUX در نرم افزار cadence


نکته مهم) لازم به ذکر است که تمامی این شماتیک ها در لایبری و فایل CA1 در محیط نرم افزار cadence و لینوکس طراحی شده و شماتیک آن ها در همین فایل موجود میباشد.

بخش ۲ - طراحی سمبل گیت های پایه

2.1 طراحی سمبل گیت inverter


برای طراحی سمبل برای گیت های پایه طبق ویدیو آموزشی قرار داده شده برای این تمیرن کامپیوتری عمل کردیم و بعد از اتمام طراحی شماتیک برای هر گیت خواسته شده از بخش create و cellview سمبل مربوط به هر گیت را طراحی کردیم که در ادامه میتوانید تصویر هر کدام را به اختصار مشاهده کنید.

تصویر گیت not یا همان inverter را بر اساس نمادی که معمولا برای این گیت استفاده میشود طراحی کردیم که این نماد را می‌توانید در زیر مشاهده کنید:

نماد	جدول درستی	
 معکوس کننده یا گیت NOT	A	Q
	0	1
	1	0
بیان بولی $Q = \text{متمم } A$ یا $\bar{A}$	بصورت معکوس A که Q را ارائه می‌دهد، خوانده می‌شود.	

حال بر اساس این نماد سمبل مربوط به inverter را در cadence طراحی کردیم که تصویر آن در زیر قابل مشاهده است:

نکته مهم) طبق توضیحاتی که در فیلم آموزشی بود در این طراحی پین های VDD و GND تعریف شده که اگر در طراحی شماتیک نستقیما به منبع تغذیه و گراند وصل میکردیم لازم نبود ولی از نظر توان مصرفی و بهینه بودن طراحی بهتر است در نهایت که می‌خواهیم از گیت ها در طراحی مدار استفاده کنیم همه ی منابع ولتاژ به یک VDD و همه ی گراند ها به GND متصل شوند.



شکل 6- سمبل گیت inverter در نرم افزار cadence


2.2 طراحی سمبل گیت AND

برای طراحی این سمبل هم ابتدا به نماد نشان دهنده این گیت که به طور معمول از آن استفاده می شود میپردازیم و این نماد در زیر قابل مشاهده است:



حال بر اساس همین نماد سمبل گیت AND را در نرم افزار cadence طراحی کردیم:


نکته مهم) فایل مربوط به سمبل ها هم در همان لایبرری و فایل **تمرین به نام CA1** قابل مشاهده است و کافیست روی هر فایل خواسته شده کلیک کنید و گزینه symbol و سپس open را بزنید. اسم پین های هر سمبل با اسم پین های متناظر با شماتیک یکی در نظر گرفته شده تا مشکلی از این نظر به وجود نیاید و از حروف بزرگ همان طور که در ویدیو آموزشی ذکر شده استفاده کردیم.




شکل 7- تصویر سمبل گیت AND در نرم افزار cadence

2.3 طراحی سمبل گیت NAND

برای این مورد هم ابتدا به نماد متداول برای این گیت اشاره میکنیم و سپس تصویر سمبل ساخته شده در نرم افزار cadence قرار میگیرد:



تصویر مربوط به طراحی این سمبل هم در صفحه بعد قابل مشاهده است.




شکل 8- سمبل گیت NAND در نرم افزار cadence

2.4 طراحی سمبل گیت XOR

نماد مربوط به این گیت به شکل زیر است:

A	B	Output
0	0	0
1	0	1
0	1	1
1	1	0


حال سمبل این گیت بر اساس شکل بالا در محیط نرم افزار رسم شده است که شکل مربوط به آن را نیز میتوانید در صفحه بعد مشاهده کنید.




شکل 9- تصویر سمبل گیت xor در نرم افزار cadence

2.5 طراحی سمبل MUX

نماد مورد استفاده برای مالتی پلکسر به شکل زیر میباشد:



حال بر اساس این نماد سمبل مربوطه را در نرم افزار رسم کردیم.



شکل 10- تصویر سمبل مالتی پلکسر در نرم افزار cadence

بخش 3 – تست و شبیه سازی جهت اطمینان از صحت کارکرد گیت ها

3.1 تست و شبیه سازی گیت inverter

در ابتدا جهت شبیه سازی گیت هایی که تا الان طراحی کردیم به فایل به نام CA1_Q1_test به پروژه خود اضافه کرده و از سمبل های ساخته شده در مرحله قبل نمونه گرفتیم.


حال باید پورت های آن را به منابع ولتاژ مناسب وصل کنیم.

برای پورت VDD، آن را به Vdc با ولتاژ داده شده در طرح سوال به اندازه 1.8v وصل می کنیم.


برای پورت گراند، آن را به gnd وصل می کنیم که همان زمین است.

برای ورودی های گیت ها نیز از vpulse با تنظیمات داده شده در صورت سوال که در صفحه بعد نیز میتوانید مشاهده کنید استفاده کردیم.

تنظیمات پیش فرض vpulse برای ورودی ها:




حال برای شروع شبیه سازی بعد از وصل کردن پورت ها به منابع تغذیه از گزینه LAUNCH بخش ADEL رو انتخاب میکنیم و سپس باید نوع شبیه سازی رو مشخص کنیم. اولین شبیه سازی که برای گیت inverter انجام دادیم از نوع dc بود و برای تعیین تغییرات ولتاژ خروجی بر اساس ولتاژ ورودی بود.



شکل 11- شبیه سازی dc برای گیت inverter

نتیجه این شبیه سازی را میتوانید در تصویر زیر مشاهده کنید:




شکل 12- نتیجه شبیه سازی dc برای گیت inverter در نرم افزار cadence

همان طور که در شکل مشخص است خروجی دقیقا با افزایش ولتاژ ورودی کاهش می یابد که به درستی عملکرد گیت نات را نشان میدهد.


دومین شبیه سازی که در نرم افزار کیدنس انجام دادیم مربوط به شبیه سازی Transient یا زمانی میباشد که از بخش قبل در محیط ADEL و choose analyses قابل انتخاب است.

تنظیمات مربوط به این شبیه سازی هم در تصویر زیر قابل مشاهده است:




شکل 13- تنظیمات مربوط به شبیه سازی زمانی


سپس برای شروع شبیه سازی روی **netlist and run** کلیک میکنیم تا شبیه سازی انجام شود در ادامه یه فایل برای ما باز میشود که اگر در آخر فایل **writing subcircuits to raw file** نوشته شده باشد یعنی شبیه سازی ما با موفقیت انجام شده است.



شکل 14- محیط ADEL و شبیه سازی tran به مدت 10 نانوثانیه




قبل از بررسی نتایج، تصویری از سمبل های نمونه گرفته شده در این فایل شبیه سازی در زیر قرار داده شده است:




شکل 15- سمبل های نمونه گرفته شده از گیت ها در فایل CA1_Q1_test

حال با انتخاب گزینه **RESULTS** از تب بالا و بخش DIRECT PLOT و MAIN FORM تب مربوط به direct plot باز میشود و میتوانیم تمام ورودی و خروجی هایی که میخواهیم شکل موج آنها رو در نمودار ببینیم رو انتخاب کنیم و سپس شکل موج آن را مشاهده کنیم.

تصویر شکل موج خروجی برای گیت inverter در زیر قابل مشاهده است:




شکل 16- تب مربوط به direct plot




شکل 18 موج نهایی مربوط به گیت **inverter** در نرم افزار کیدنس

همان طور که در این شکل مشخص است خروجی عکس ورودی است که دقیقاً عملکرد گیت INV میباشد و از این نظر عملکرد درستی دارد ولی در بعضی جاها به مقدار ناهنجاری وجود دارد که به خاطر این است که شبیه سازی ما از نوع conservative است و با دقت بالا انجام شده و بسیار شبیه به واقعیت میباشد.



شکل 17- شکل موج خروجی **inv** که **split** شده

محاسبه تاخیر برای گیت inverter:




شکل 19- شکل تاخیر گیت inverter در نرم افزار کیدنس

همان طور که در تصویر مشاهده میکنید برای محاسبه تاخیر باید مقدار 500fs رو از 12.262ps کم کنیم در واقع این تاخیر نشان میدهد چقدر طول میکشد از زمانی که ورودی تغییر کرده ما تغییر روی خروجی مشاهده کنیم که در اینجا این مقدار نزدیک 11.8ps برای پایین رونده و 14ps بالارونده میباشد.


3.2 تست و شبیه سازی گیت AND

در این بخش مثل روال کار مثل شبیه سازی اینورتر است با این تفاوت که دو تا ورودی داریم برای اینکه خروجی شکل موج ها معنادار تر باشد و راحت بتوانیم آنها را تحلیل کنیم تنظیمات vpulse برای دو ورودی مشابه با تنظیمات داده شده در صورت سوال است با این تفاوت که یکی از ورودی ها دارای delay=1ns میباشد.

سمبل گیت AND نمونه گرفته شده برای شبیه سازی:




شکل 21- سمبل گیت AND نمونه گرفته شده برای شبیه سازی



شکل 20- شکل موج خروجی برای شبیه سازی AND

حال شکل موج اسپلیت شده این شبیه سازی برای گیت AND رو میتونید در زیر مشاهده کنید:




شکل 22- شکل موج اسپلیت شده برای گیت AND در کیدنس

همان طور که در دو تصویر بالا مشخص است گیت and ما نیز عملکرد درستی دارد و فقط جاهایی که هر دو ورودی 1 هستند مقدار خروجی یک می باشد.

محاسبه تاخیر برای گیت AND)

با زدن روی پرچم قرمز رنگ بالای صفحه زمانی روی شکل موج ها هستید و انتخاب مقدار 0.9 (نصف ولتاژ VDD) و قرار دادن آن روی هر شکل موج تاخیر را حساب کردیم.


همان طور که در شکل صفحه بعد مشخص است تاخیر این گیت AND حاصل تفریق مقدار 1.0005ns و مقدار 1.0382ns می باشد که به عدد 38ps برای لبه بالارونده و 60ps برای لبه پایین رونده برای تاخیر این گیت میرسیم.



شکل 23- شکل موج برای محاسبه تاخیر AND در کیدنس


3.3 تست و شبیه سازی گیت NAND

مثل روال برای گیت های قبل عمل میکنیم ولی در ابتدا شکل سمبل نمونه گرفته شده از این گیت در زیر قابل مشاهده است:



شکل 24- شکل سمبل نمونه گرفته شده از NAND برای شبیه سازی

شکل موج حاصل از شبیه سازی گیت NAND رو در شکل زیر میتوانید مشاهده کنید:




شکل 25- شکل موج حاصل از شبیه سازی گیت NAND در کیدنس

همان طور که در تصویر بالا مشاهده میکنید این گیت هم به درستی کار میکند و خروجی آن دقیقا عکس گیت AND است که نشان میدهد عملکرد آن صحیح است.

خروجی در همه جا یک است به جز جاهایی که هر دو ورودی مقدار یک دارند.

محاسبه تاخیر برای گیت NAND)

روال کار مثل قبل است همان طور که مشاهده میکنید با کم کردن مقدار 1.0005ns و 1.0149ns به عدد 14ps برای تاخیر پایین رونده و 31ps برای تاخیر بالا رونده برای این گیت NAND میرسیم.




شکل 26- تصویر خروجی شکل موج برای محاسبه تاخیر گیت NAND


3.4 تست و شبیه سازی گیت XOR

ابتدا تصویری از سمبل نمونه گرفته شده از این گیت برای انجام شبیه سازی در کیدنس در زیر قرار

داده شده است:



حال در این قسمت شکل موج خروجی این گیت بعد از انجام شبیه سازی قرار داده شده است:




شکل 27- تصویر شکل موج خروجی XOR بعد از شبیه سازی در کیدنس

همان طور که مشاهده میکنید این گیت هم عملکرد صحیحی دارد و فقط جاهایی که هر دو ورودی با هم برابر نیستند مقدار خروجی برابر یک شده است.

محاسبه تاخیر برای گیت XOR)

این مورد هم مثل موارد قبلی است و فقط کافایت تفاضل زمانی که هر دو ورودی آماده هستند و به مدار اعمال شده اند با زمانی که خروجی تولید شده رو حساب کنیم.

برای این گیت هم با تفریق مقدار با تفریق مقادیر مشخص شده در شکل به تاخیر 23ps برای لبه پایین رونده خروجی و تاخیر 78ps برای لبه بالارونده خروجی میرسیم.




شکل 28- تصویر برای محاسبه تاخیر گیت XOR

3.5 تست و شبیه سازی MUX


در ابتدا تصویری از سمبل مالتی پلکسر که برای شبیه سازی نمونه گرفته شده است را در زیر قرار

دادیم:



شکل 29- سمبل نمونه گرفته شده از مالتی پلکسر برای شبیه سازی

حال نکته مهم اینجاست که چون در مالتی پلکسر 3 تا ورودی داریم ورودی دوم را به $\text{delay}=1.5$ نانو ثانیه تغییر دادیم ورودی سلکت تاخیر $\text{dealy}=1\text{ns}$ دارد.




شکل 30- شکل موج خروجی MUX بعد از شبیه سازی

همان طور که از شکل مشخص است مالتی پلکسر ما هم به درستی کار میکند و زمانی که پایه سلکت (خط سوم) مقدار صفر دارد مقدار ورودی اول روی خروجی قرار داده میشود و زمانی که سلکت مقدار یک دارد مقدار ورودی دوم به خروجی منتقل میشود.

محاسبه تاخیر مالتی پلکسر)

همان طور که در تصویر صفحه بعد مشخص است مالتی پلکسر دارای تاخیر بالارونده 66ps (ابتدای شکل) و تاخیر 56ps برای پایین رونده دارد.




شکل 31- شکل موج مالتی پلکسر برای محاسبه تاخیر


بخش 4 - طراحی شماتیک جمع کننده ها

4.1 طراحی شماتیک جمع کننده با استفاده از NAND GATES

همان که در صورت سوال از ما خواسته شده است باید در ابتدا یک جمع کننده تک بیتی با استفاده از گیت های NAND همان طور که در شکل صفحه بعد مشخص است طراحی کنیم ، برای این کار ابتدا یک فایل به پروژه خود با نام Full_Adder_with_NAND_Gates اضافه میکنیم و سپس به طراحی شماتیک میپردازیم. شکل این شماتیک نیز در صفحه بعد قابل مشاهده است.



حال بر اساس تصویر داده شده بالا شماتیک رو در نرم افزار cadence طراحی میکنیم.




شکل 32_ شکل شماتیک جمع کننده با استفاده از nand در کیدنس

حال باید از این جمع کننده تک بیتی سمبل بسازیم تا بتوانیم از طریق آن یک جمع کننده چهار بیتی بسازیم.

سمبل جمع کننده تک بیتی با NAND


برای ساخت سمبل هم به شکل گذشته عمل میکنیم و سمبل مربوطه را طراحی میکنیم که تصویر آن در صفحه بعد قابل مشاهده میباشد.




شکل 33- شکل مربوط به سمبل جمع کننده تک بیتی با NAND

حال باید با استفاده از این سمبل یک جمع کننده چهار بیتی به شکل ripple بسازیم که شکل مد نظر طراحی این مورد در صورت سوال موجود است و در زیر نیز میتوانید مشاهده کنید:

ساخت جمع کننده 4 بیتی با full adder with nand (




حال بر اساس شکل داده شده و با استفاده از سمبلی که ساختیم یک جمع کننده چهاربیتی میسازیم:




شکل 34 - شماتیک جمع کننده چهار بیتی با استفاده از full adder with nand

4.2 طراحی شماتیک جمع کننده با استفاده از XOR GATES

در این بخش از سوال از ما خواسته شده تا شماتیک جمع کننده دوم را در نرم افزار کیدنس بر اساس طرح داده شده رسم کنیم که میتوانید شکل داده شده در صورت سوال را در زیر مشاهده کنید:



حال بر اساس شکل بالا شماتیک این مدار را در محیط نرم افزار کیدنس رسم کردیم و شکل مربوط به شماتیک این جمع کننده تک بیتی رو میتونید در صفحه بعد مشاهده کنید:




شکل 35- شکل شماتیک جمع کننده تک بیتی با XOR

حال باید یک سمبل از روی این شماتیک بسازیم تا بتوانیم از آن در ساخت یک جمع کننده چهار بیتی استفاده کنیم.

ساخت سمبل از شمارنده تک بیتی با XOR


سمبل ساخته شده به شکل زیر است:



شکل 36- سمبل ساخته شده از جمع کننده تک بیتی دوم

ساخت جمع کننده چهاربیتی با استفاده از جمع کننده نوع دوم)


شکل شماتیک جمع کننده چهار بیتی ساخته شده از full adder with xor که در محیط کیدنس طراحی شده است در زیر قابل مشاهده میباشد:




شکل 37- شکل جمع کننده چهاربیتی با استفاده از full adder with xor

4.3 طراحی شماتیک جمع کننده با استفاده از ساختار MANCHESTER


در این بخش با استفاده از ساختار داده شده باید شماتیک جمع کننده منچستر رو رسم کنیم.



شکل شماتیک جمع کننده Manchester carry chain:



شکل 39- شکل شماتیک جمع کننده منچستر 1




شکل 38- شکل شماتیک جمع کننده منچستر 2

بخش 5 - طراحی سمبل جمع کننده ها

5.1 طراحی سمبل از جمع کننده چهاربیتی با ساختار Full Adder With NANDS

در این بخش قرار است از روی شماتیک های طراحی شده در بخش قبل سمبل طراحی کنیم تا در بخش بعد که مربوط به شبیه سازی است از آن استفاده کنیم.

در تصویر زیر سمبل مربوط به ساختار اول جمع کننده داده شده در سوال را مشاهده می کنید:




شکل 40- سمبل طراحی شده برای جمع کننده چهاربیتی از ساختار FAN

5.2 طراحی سمبل از جمع کننده چهاربیتی با ساختار Full Adder With XOR

در این بخش سمبل مربوط به جمع کننده چهاربیتی با ساختار دوم معرفی شده در طرح سوال را طراحی کردیم و میتوانید تصویر مربوط به این سمبل رو در صفحه بعد مشاهده کنید.


این سمبل ها به همراه فایل های شماتیک در لایبرری CA1 که پروژه خود را در انجام میدهم قرار دارند.



شکل 41- تصویر مربوط به سمبل جمع کننده چهاربیتی ساخته شده از طریق ساختار دوم

5.3 طراحی سمبل از جمع کننده چهاربیتی با ساختار منچستر


در این بخش باید یک سمبل از جمع کننده چهار بیتی ساخته شده از ساختار منچستر بسازیم.



شکل 42- سمبل طراحی شده برای جمع کننده منچستر

بخش 6 - تست و شبیه سازی جمع کننده ها جهت صحت عملکرد

در ابتدا یه فایل به نام CA1_Q2_test ساختم و از سمبل هر یک از جمع کننده های چهاربیتی نمونه گرفتیم و شکل مربوط به این مورد هم در زیر قابل مشاهده است.



شکل 43- نمونه گیری از جمع کننده ها جهت تست عملکرد

حال طبق توضیحات داده شده در صورت سوال باید عملکرد و تاخیر روی برای هر جمع کننده 3 سناریو مورد بررسی قرار دهیم.

➤ برای تست مدار ها سه ورودی زیر را اعمال کنید:

1. $A = 1111, B = 0000, Cin = 1$
2. $A = 0111, B = 0000, Cin = 1$
3. $A = 0111, B = 0001, Cin = 0$

6.1 بررسی عملکرد سه جمع کننده در سناریوی اول


سناریوی اول مربوط به حالتی است که ورودی های ما به شکل زیر است:

$$A = 1111, B = 0000, Cin = 1$$

برای بررسی این مورد هم باید شبیه سازی انجام دهیم.

تست جمع کننده اول در سناریو 1

خب ابتدا تصویر جمع کننده اول به همراه ورودی های داده شده در سناریو اول رو مشاهده میکنید:



شکل 44- تصویر جمع کننده ساختار اول در سناریو 1


حال مثل قبل از بخش tran -> choose analyses -> ADEL -> LAUNCH یک شبیه سازی به مدت 8 نانو ثانیه و از نوع conservative انجام میدهم.

سپس netlist and run رو میزنیم و مثل قسمت های قبل بعد از نمایش داده شدن writing raw subcircuits to raw file میریم و از بخش results سیگنالهای مد نظر خود جهت نمایش در خروجی رو مشخص میکنیم.

تصویر مربوط به این شبیه سازی در صفحه بعد قابل مشاهده است.


فرض اول) در این تصویر چون همه ی ورودی های B به گراند وصل شده اند و تغییر نمی کنند برای اینکه شکل شلوغ نشود شکل موج آنها آورده نشده است.

فرض دوم) ورودی های Cin , A نیز به vpulse با تنظیمات قبلی گفته شده وصل شده اند.



شکل 46- تصویر مربوط به شکل موج جمع کننده با ساختار NAND در سناریوی اول

حال به محاسبه تاخیر برای CARRY و SUM برای این جمع کننده در سناریو اول میپردازیم.



شکل 45- شکل تاخیر برای جمع کننده با ساختار NAND در سناریو اول

برای محاسبه تاخیر از روی شکل باید از زمانی که ورودی ها ست شده اند در اینجا 500fs تا زمانی که آخرین مقدار CARRY و SUM تولید میشوند را از هم کم کنیم.


تاخیر SUM: با کم کردن مقدار 500fs از 609.023ps به **تاخیر کلی در حدود 608.5** برای آن میرسیم.


تاخیر CARRY: با کم کردن مقدار 500fs از 568.951ps به **تاخیر 568.45ps** برای لبه بالارونده و با

کم کردن 3.0015ns از 3.1949ns به تاخیر 193ps برای لبه پایین رونده میرسیم.

تست عملکرد: همان طور که در شکل 46 صفحه قبل میبینید این شمارنده به درستی کار میکند زیرا در سناریو یک چون $A=1111, B=0000, Cin=1$ بود انتظار داریم تا تمامی carry ها مقدار یک داشته باشند و تمامی sum ها هم مقدار صفر داشته باشند که در شکل موج خروجی به وضوح این مورد دیده میشود.

یک تصویر دیگر هم از تاخیر جمع کننده اول موجود است که با این شکل هم به راحتی میتوانید تاخیرها را حساب کنید.





شکل 48- تصویر جمع کننده دوم در سناریوی اول


حال شکل موج خروجی رو برای این جمع کننده میتونید در زیر مشاهده کنید:



شکل 49- شکل موج خروجی جمع کننده دوم در سناریوی اول

حال میتوانید شکل مربوط به تاخیر این شمارنده رو در زیر مشاهده کنید:

تأخیر SUM: با تفریق مقدار 500fs از 404.631ps به مقدار 404.141ps برای تأخیر انتشار sum جمع کننده دوم در حالت پایین رونده و با تفریق 3.0015ns از 3.373ns به تأخیر بالارونده با مقدار 372ps میرسیم.



شکل 50- تصویر تاخیر جمع کننده دوم در سناریو اول


تاخیر CARRY: با تفریق مقدار 500fs از 441.189ps به **تاخیر بالارونده با مقدار تقریبی 440.7ps** میرسیم و با تفریق 3.0015ns از 3.442ns به تاخیر پایین رونده 441ps میرسیم.

بررسی عملکرد) عملکرد این جمع کننده هم مثل جمع کننده قبلی است و به درستی جواب را حساب میکند.

تست جمع کننده سوم (منچستر) در سناریو 1)

ابتدا شکل این جمع کننده که ورودی های مناسب برای این سناریو به آن وصل شده در زیر قابل مشاهده است:

همچنین برای سیگنال فی از تنظیمات گفته شده در صورت سوال استفاده کردیم.



شکل 51- شکل جمع کننده منچستر در سناریوی اول

Edit Object Properties

User Property	Master Value	Local Value	Display
Ivlsignore	TRUE		off

CDF Parameter	Value	Display
Frequency name for 1/period		off
Noise file name		off
Number of noise/freq pairs	0	off
DC voltage		off
AC magnitude		off
AC phase		off
XF magnitude		off
PAC magnitude		off
PAC phase		off
Voltage 1	0 V	off
Voltage 2	1.8 V	off
Period	20n s	off
Delay time	1n s	off
Rise time	1p s	off
Fall time	1p s	off
Pulse width	20n s	off
Temperature coefficient 1		off
Temperature coefficient 2		off
Nominal temperature		off
Type of rising & falling edge		off


شکل 52- تنظیمات مربوط به منبع ولتاژ متصل به فی

حال با انجام شبیه سازی به شکل موج خروجی زیر میرسیم:



شکل 53- شکل موج خروجی مربوط به منچستر سناریو اول

شکل موج مربوطه برای محاسبه تاخیر ها در زیر قابل مشاهده است:



شکل 54- شکل موج برای محاسبه تاخیر منچستر سناریو اول

تاخیر CARRY: برای محاسبه تاخیر باید از زمانی که سیگنال فی برابر با یک شده (جمع کننده

شروع به جمع کرده) تاخیر را حساب کنیم. که با تفریق مقدار 1.0005ns از 1.1978ns به تاخیر در حدود 197ps می‌رسیم.


تاخیر SUM: برای محاسبه این مورد باید مقدار 1.0005ns رو از 1.2360ns کم کنید که به تاخیر

236ps میرسیم.

تست عملکرد) عملکرد این جمع کننده هم مثل نمونه های قبلی درست است و خروجی صحیح تولید

میکند.

نکته تکمیلی: جهت محاسبه تاخیر ما از بخش create marker به شکل زیر استفاده کردیم:



شکل 55- نحوه استفاده از create marker

جمع بندی: در جدول زیر تاخیر های carry و sum برای هر سه جمع کننده در سناریوی اول نشان داده شده است:

جدول 1- جدول مقایسه تاخیر 3 جمع کننده در سناریوی اول

	تاخیر SUM	تاخیر CARRY
جمع کننده با ساختار NAND	608.5ps	568.45ps
جمع کننده با ساختار XOR	404.141ps	440.7ps
جمع کننده با ساختار منچستر	236ps	197ps


6.2 بررسی عملکرد سه جمع کننده در سناریوی دوم

تست جمع کننده اول در سناریو 2

در این سناریو ورودی ها به شکل زیر است:


$$A = 0111, B = 0000, Cin = 1$$

حال تصویر جمع کننده اول در سناریوی دوم در شکل زیر قابل مشاهده است:



شکل 56- تصویر جمع کننده اول با NAND در سناریوی دوم


شکل موج خروجی مربوط به این جمع کننده رو در شکل زیر میتونید مشاهده کنید:



شکل 57- شکل موج خروجی جمع کننده اول در سناریو 2

تست عملکرد) همان طور که در شکل بالا مشاهده میکنید با توجه به اینکه در این سناریو ورودی ها $A=0111, B=0000, C_{in}=1$ پس انتظار داریم تا تمامی sum ها به جز S_3 صفر شوند که این اتفاق افتاده همچنین باید تمام کری ها به جز کری خروجی یک باشند که این مورد هم به درستی رخ داده است. پس از نظر عملکردی این مدار به درستی خروجی ها را در این سناریو تولید میکند.

محاسبه تاخیر جمع کننده اول در سناریو دوم)



شکل 58- شکل تاخیر جمع کننده اول با NAND در سناریوی دوم


تاخیر SUM: با تفریق مقدار 500fs از مقدار 531.168ps مقدار تقریبی 530.7ps بدست می‌آید.

تاخیر CARRY: با تفریق مقدار 500fs از مقدار 465.732ps مقدار تقریبی 465.232ps برای تاخیر

بدست می‌آید.


تست جمع کننده دوم در سناریو 2

ابتدا تصویر این جمع کننده به همراه نحوه اتصال ورودی ها در این سناریو در زیر قابل مشاهده است:




شکل 59- تصویر جمع کننده دوم در سناریوی دوم

حال در شکل زیر شکل موج خروجی رو مشاهده میکنید:



شکل 60- شکل موج جمع کننده دوم در سناریوی دوم

شکل تاخیر جمع کننده دوم:



شکل 61- شکل تاخیر جمع کننده دوم در سناریوی دوم


تاخیر SUM: با تفریق دو مقدار 500fs از 404.569ps به مقدار تقریبی **404.069ps** میرسیم.

تاخیر CARRY: با تفریق دو مقدار 500fs از 441.63ps به تاخیر تقریبی **441.13ps** میرسیم.

تست عملکرد: در جمع کننده قبلی توضیح داده شده است.


تست جمع کننده سوم یا همان منچستر در سناریو 2)

ابتدا تصویر مربوط به این جمع کننده با ورودی های مشخص شده برای این سناریو در شکل زیر قابل مشاهده است:



شکل 62- تصویر جمع کننده منچستر در سناریوی دوم

تصویر شکل موج خروجی جمع کننده منچستر در سناریوی دوم:



شکل 63- شکل موج خروجی جمع کننده منچستر سناریوی دوم

تصویر مربوط به تاخیر این جمع کننده:



شکل 64- تصویر مربوط به تاخیر جمع کننده منچستر در سناریوی دوم

تأخیر SUM: با تفریق مقدار 1.0005ns از 1.2359ns به تاخیر حدود 235ps میرسیم.

تأخیر CARRY: با تفریق مقدار 1.0005ns از 1.1978ns به تاخیر در حدود مقدار 197ps میرسیم.

جمع بندی: تاخیر هر سه جمع کننده برای سناریوی دوم به شرح زیر است:

جدول 2- جدول مقایسه تاخیر 3 جمع کننده در سناریوی دوم

	تاخیر SUM	تاخیر CARRY
جمع کننده اول با NAND	530.7ps	465.232ps
جمع کننده دوم با XOR	404.079ps	441.13ps
جمع کننده سوم منچستر	235ps	197ps

6.3 بررسی عملکرد سه جمع کننده در سناریوی سوم


در این سناریو ورودی ها به ترتیب زیر است:

$$A = 0111, B = 0001, Cin = 0$$

تست جمع کننده اول با NAND در سناریو (3)

در ابتدا تصویر این جمع کننده به همراه ورودی های اعمال شده در سناریوی سوم در زیر قابل مشاهده

است:



شکل 65- تصویر جمع کننده با NAND در سناریوی سوم


تصویر موج خروجی برای جمع کننده NAND در سناریوی سوم:



شکل 66- شکل موج خروجی جمع کننده NAND در سناریوی سوم

تست عملکرد: با توجه به اینکه ورودی های ما در این سناریو برابر $A=0111, B=0001, C_{in}=0$ میباشد انتظار داریم **تمام خروجی ها به جز S3 برابر صفر شوند** که این اتفاق در اینجا رخ داده است لذا عملکرد مدار از لحاظ تولید خروجی درست میباشد.

تصویر شکل موج خروجی به همراه marker برای محاسبه تاخیر رو در زیر مشاهده میکنید:




شکل 67- تصویر تاخیر جمع کننده NAND برای سناریوی سوم

تاخیر SUM: با تفریق مقدار 500fs از مقدار 419.763ps به تاخیر در حدود 419.263ps برای این مورد میرسیم.

تاخیر CARRY: با تفریق مقدار 500fs از مقدار 354.345ps به مقدار حدودی 353.855ps برای این تاخیر می‌رسیم.


تست جمع کننده دوم با XOR در سناریو 3

در ابتدا تصویری از جمع کننده سوم به همراه ورودی‌های لازم جهت انجام شبیه سازی سناریوی سوم در زیر قرار داده شده است:




شکل 68- تصویر جمع کننده دوم با XOR در سناریوی سوم

حال شکل موج خروجی پس از شبیه سازی این جمع کننده در زیر قرار داده شده است:



شکل 69- شکل موج جمع کننده XOR برای سناریوی سوم

در تصویر زیر شکل موج خروجی جمع کننده به همراه marker هست که به ما اجازه محاسبه تاخیر از روی آن را میدهد.



شکل 70- شکل تاخیر برای جمع کننده XOR برای سناریوی سوم


تاخیر SUM: با تفریق مقدار 500fs از مقدار 397.805ps به تاخیر در حدود 397.305ps میرسیم.

تاخیر CARRY: با تفریق مقدار 500fs از مقدار 434.858ps به تاخیر در حدود 434.358ps میرسیم.

تست عملکرد: در جمع کننده قبلی در مورد آن صحبت شد.

تست جمع کننده منچستر در سناریو 3

در ابتدا تصویری از جمع کننده منچستر به همراه ورودی های آن در زیر آورده شده است:



شکل 71- تصویر جمع کننده منچستر در سناریوی سوم

حال شکل موج خروجی منچستر در سناریوی سوم قرار داده شده است:



شکل 72- شکل موج منچستر در سناریو سوم

در ادامه شکل موج به همراه marker قرار داده شده تا تاخیر جمع کننده را از روی آن حساب کنیم.



شکل 73- شکل تاخیر منچستر در سناریوی سوم

تأخیر SUM: با تفریق مقدار 1.0005ns از مقدار 1.1985ns به مقدار تقریبی 198ps برای این تأخیر

میرسیم.

تأخیر CARRY: با تفریق مقدار 1.0005ns از 1.1906ns به مقدار 190ps برای این تأخیر میرسیم.

تست عملکرد) در بخش اول توضیح داده شده است.


جمع بندی: در این بخش تاخیرهای هر سه جمع کننده در سناریوی سوم به شکل جدول مورد بررسی قرار گرفته شده است.

جدول 3- جدول مقایسه تاخیر 3 جمع کننده در سناریوی سوم

تاخیر CARRY	تاخیر SUM	
353.855ps	419.263ps	جمع کننده NAND
434.358ps	397.305ps	جمع کننده XOR
190ps	198ps	جمع کننده منچستر


بخش 7 - محاسبه توان مصرفی

در این بخش در ابتدا برای اینکه توان مصرفی را حساب کنیم برای هر جمع کننده یک منبع ولتاژ مجزا همان طور که در صورت سوال گفته شده در نظر گرفتیم.




شکل 74- تصویر سه جمع کننده برای محاسبه توان مصرفی

حال باید نقاطی که می‌خواهیم ولتاژ آن‌ها اندازه گیری شود را به شبیه سازی اضافه کنیم. در ضمن در ابتدا یک شبیه سازی Transient یا همان از نوع زمانی و به مدت 8ns و به همراه نقاط اضافه شده در صفحه بعد جهت اندازه گیری ولتاژ آنها انجام می‌دهیم.



شکل 75- نقاط اندازه گیری شده برای محاسبه توان مصرفی


همان طور که در شکل زیر می بینید سه خروجی مد نظر به عنوان output به محیط شبیه سازی ADEL ما اضافه شده اند.



شکل 76- تنظیمات مربوط به محاسبه توان مصرفی 1


حال با کلیک روی بخش run and netlist شبیه سازی ما انجام میشود و شکل موج خروجی برای نواحی مشخص شده به ما نمایش داده میشود.

شکل موج خروجی پس از شبیه سازی برای 3 ناحیه مشخص شده به شکل زیر می باشد:




شکل 77- شکل موج خروجی پس از شبیه سازی جهت پیدا کردن توان مصرفی

حال با انتخاب یک طول موج (هر کدوم مربوط به یک جمع کننده هستند) و کلیک روی منوی calculator می توانید به عبارت معادل آن دسترسی پیدا کنید.




شکل 78- تنظیمات مربوط به پیدا کردن توان مصرفی 2

حال در مرحله بعد باید از تب بالا گزینه AVERAGE رو انتخاب کنیم تا از جریان گذرنده از منبع تغذیه میانگین گرفته شود.



شکل 79- نحوه گرفتن میانگین از جریان گذرنده از منبع تغذیه

حال در این مرحله به بخش مربوط به ADEL باز می گردیم و از بخش setup output گزینه get expression رو میزنیم و عبارتی که در ماشین حساب داشتیم در اینجا کپی میشود و به output هامون اضافه میشود. همین کار رو برای دو شکل موج دیگه هم انجام می دهیم.



شکل 80- نحوه اضافه کردن عبارت از ماشین حساب به خروجی های شبیه سازی

اگر تمام عبارت های میانگین گرفته شده از شکل موج ها را اضافه کنید شکلی مثل زیر خواهید داشت:

حال با ضرب این مقادیر بدست آمده در 1.8v که مقدار VDD ما میباشد توان مصرفی هر جمع کننده به دست می آید.

نکته مهم) این مقادیر ممکن است با توجه به اینکه کدام طرف منبع تغذیه رو در ابتدا انتخاب کرده باشید مثبت یا منفی باشند ولی مقدار آنها فرقی نمیکند.

نکته مهم) این مقادیر با شبیه سازی سه شمارنده در حالت ورودی های سناریوی 3 بدست آمده و ممکن است در شرایط دیگر این مقادیر متفاوت باشد.

جدول نهایی مقایسه توان مصرفی سه جمع کننده:

جدول 4- جدول مقایسه توان مصرفی هر سه جمع کننده

توان مصرفی	
$153.261\mu A * 1.8v = 275.8698\mu w$	جمع کننده با ساختار NAND
$2.50456mA * 1.8v = 4.508308mA$	جمع کننده با ساختار XOR
$2.56578mA * 1.8v = 4.618404mA$	جمع کننده با ساختار منچستر

بخش 8 – طراحی Layout گیت XOR و انجام تست های مربوطه


8.1 طراحی Layout

در این بخش از ما خواسته شده تا Layout مربوط به گیت XOR رو طبق ویدیو آموزشی طراحی کنیم. در طراحی Layout اولین کاری که میکنیم این است که بعد از باز کردن شماتیک گیت XOR و انتخاب گزینه Layout XL -> LAUNCH و باز شدن صفحه مربوطه برای طراحی layout گزینه options و سپس display رو انتخاب کرده و موارد مربوط به snap spacing رو روی مقدار 0.005 قرار دهیم.

حال با انتخاب گزینه Connectivity و سپس ALL from source تمام ترانزیستور های مربوطه جهت طراحی Layout به صفحه ما اضافه میشوند.

حال باید طراحی را انجام دهیم و تمام اتصالات رو بر اساس تصویر گیت XOR داده شده در صورت سوال انجام دهیم.

تصویر مربوط به Layout کیشده شده نهایی:




شکل 83- شکل مربوط به layout کیشده شده گیت XOR

8.2 انجام تست DRC


برای انجام این مورد ابتدا باید پس از کشیدن Layout از طریق گزینه Calibre بر روی Run DRC کلیک کنید.

سپس باید بر روی RULES کلیک کرده و از مسیر فایل تکنولوژی 1fF فایل قوانین به نام **calibre drc** رو بهش بدید تا به رنگ سبز در بیاد.



شکل 84- نحوه انجام تست DRC بخش 1

در ادامه بر روی Run DRC باید کلیک کنید و این تست برای شما انجام می شود و نتیجه آن به شما نشان داده می شود. که می توانید در شکل زیر خروجی مربوط به این تست رو مشاهده کنید.



شکل 85- نتیجه تست DRC


در بخش نتایج نباید اروری داشته باشید و تنها مجاز به داشتن **ارورهای از نوع DENSITY** هستید. همان طور که در تصویر بالا می بینید تست ما موفقیت آمیز بوده و به خوبی پاس شده است.

8.3 انجام تست LVS

برای انجام این تست هم باید از تب **Calibre** بر روی **Run LVS** کلیک کنید تا منوی مربوط به این تست برای شما باز شود.


مانند تست قبلی باید فایل **Rules** رو از مسیر فایل تکنولوژی **1Ff** به آن بدهیم تا این بخش به رنگ سبز در بیاید.

علاوه بر این باید تیک بخش **export from layout viewer** رو در **input** بزنیم و سپس **Run LVS** رو جهت انجام تست بزنیم.




شکل 86- تنظیمات مربوط به تست LVS

در شکل زیر میتوانید نتیجه مربوط به این تست رو مشاهده کنید:




شکل 87- نتیجه اولیه تست lvs

همان طور که در تصویر می بینید تست موفقیت آمیز نبوده است پس باید ارور های آن را رفع کنیم:



شکل 88- ارور نشان داده شده در نتیجه تست LVS

برای رفع این ارور آمدیم و دو پین برای A! و B! در Layout اضافه کردیم به شکل زیر:



شکل 89- اضافه کردن پورت برای رفع مشکل LVS

نتیجه تست LVS پس از برطرف کردن مشکلات:

Cell XOR Summary (8 Discrepancies)			
	Layout	Source	Component Type
Ports:	7	7	
Nets:	11	11	
Instances:	6	6	MN (4 pins)
	6	6	MP (4 pins)
Total Inst:	12	12	
NUMBERS OF OBJECTS AFTER TRANSFORMATION			


شکل 90- نتیجه نهایی تست LVS

همان طور که میبینید مشکل تعداد پورت های تا برابر در اینجا حل شد و می توانیم سراغ تست بعدی برویم.

8.4 انجام تست PEX


برای این مورد نیز مشابه با قبل برای روی تب **Calibre** کلیک کنید تا منوی مربوط به انجام این تست برای شما باز شود.

حال باید **Rule** ها را از بخش مربوط به تکنولوژی **1fF** و **Calibre PEX** بهش بدیم تا سبز بشه و اون تیک مربوط به قسمت **input** رو هم بزنینم چند تنظیم دیگر هم در ویدیو آموزشی قرار داده شده بود که در اینجا بیان نکردیم.




شکل 91- منوی مربوط به تست PEX

حال با زدن RUN PEX با ارور مواجه می‌شوید که برای حل آن باید از پوشه 1Ff بخش Calibre پوشه Calibre.rcx رو باز کنید و با زدن کلید های ترکیبی CNTRL+F عبارت include رو سرچ کنید و بعدش مسیر نوشته شده رو به فایل تکنولوژی جدید مشابه با شکل زیر تغییر دهید:



شکل 92- اصلاح فایل Calibre.rcx


حال با برگشتن به تب تست PEX و زدن run PEX تست انجام میشود و یک فایل Calibre از Layout شما میسازد.



شکل 93- نتیجه نهایی تست PEX


حال با باز کردن این فایل Calibre ساخته شده میتوانید به مقاومت ها و خازن های پارازیتی ایجاد شده از Layout دسترسی داشته باشید و همچنین خود ترنزیستور ها رو هم ببینید.

تصویر از مقاومت ها در فایل Calibre




شکل 94- فایل Calibre ساخته شده توسط این تست در فایل CA1

چون تعداد مقاومت ها زیاد بود و شکل کلی بسیار ریز میشد تصویر زیر رو کمی زوم شده است:



شکل 95- مقاومت های نشان داده شده در فایل Calibre


یک تصویر هم از فایل باز شده Calibre در صفحه بعد قرار داده شده است.



شکل 96- تصویر نهایی از فایل Calibre XOR


8.5 انجام post simulation

برای انجام post simulation باید ابتدا یک فایل شماتیک به نام TEST XOR بسازیم و سپس بریم و یک فایل config برای test xor بسازیم.



شکل 97- ساخت فایل کانفیگ از روی XOR_test


حال باید از گیت XOR خود یک نمونه در فایل XOR_test بگیریم و ورودی های آن را به منابع ولتاژ مناسب متصل کنیم.



شکل 98- نمونه گیری از XOR در فایل XOR_test


در ادامه برای ورودی ها از vpulse با تنظیمات زیر استفاده کردیم فقط یکی از ورودی ها $\text{delay}=1\text{ns}$

دارد.




شکل 99- تنظیمات مربوط به vpulse برای postsim

در ادامه به فایل کانفیگ ساخته شده برمی گردیم و برای گیت xor روی schematic قرار می دهیم.




شکل 100- تنظیمات برای گرفتن postsim

حال به فایل شماتیک برگشته و یه شبیه سازی زمانی از نوع Tran و Conservative با مدت زمان 20ns انجام می دهیم و بعداز آن دوباره به فایل کانفیگ برگشته و این بار گیت XOR روی گزینه Calibre گذاشته و فایل شماتیک XOR_test رو باز میکنیم.



شکل 101- تنظیمات برای گرفتن postsim
مرحله 2


حال وقتی فایل شماتیک XOR_test رو باز میکنید از شما خواسته میشه تا به هر دو شبیه سازی دسترسی مسخواید یا نه که باید ok بزنید.



شکل 102- تنظیمات postsim مرحله آخر

حال دوباره میریم و یه شبیه سازی دیگه به مدت 20ns و از نوع conservative میگیریم و شکل موج نهایی در شکل زیر قابل مشاهده می‌باشد:

تنظیمات شبیه سازی:




شکل موج نهایی post simulation:

جمع بندی:

همان طور که مشاهده می‌کنید بین دو شکل موج تفاوت وجود دارد عمده این تفاوت به خاطر نحوه سیم کشی در Layout و شماتیک است همچنین مقاومت های ایجاد شده بعد از ساخت باعث میشود که هم تاخیر گیت و هم ولتاژ خروجی گیت کاهش یابد.

یک مورد دیگر هم میتواند خازن های پارازیتی ایجاد شده در فرآیند ساخت باشد.



شکل 103- شکل موج نهایی post simulation

((پایان))